 |
| Module D'Lorenzo |
 |
| Jumper |
.png)
.png)
Pada percobaan 2a, dirangkai suatu rangkaian asyncronous binarry counter yang dimana dirangkai dua buah IC counter yaitu tipe 74 LS 90 dan 7493, lalu dirangkai seperti gambar percobaan 2b.
Pada masing-masing IC counter memiliki total input saklar spdt sebanyak 6 buah yang di mana pada IC 74LS90 memiliki 6 inputan yaitu input sinkron sebanyak 4 buah tergubung power dan input asinkron yaitu sebagai input clock sebanyak 2 buah. Lalu pada IC 7493 memiliki 4 inputan dimana 2 inputan saklar spdt terhubung power yang merupakan input sinkron sebagian sinkron dan 2 inputan lain yaitu input asinkron berupa input clock.
Pada masing-masing IC counter ini akan dikeluarkan output sebesar 4 bit yang dimana pada dasarnya sistem kerja dari rangkaian asinkronus biner counter ini akan bergantung pada perubahan input asinkron yaitu input clock.
Oleh karena input clock pada masing-masing IC berupa input low maka output yang diperoleh akan berubah saat input clock mencapai fall time, sehingga saat input IC counter divariasikan, maka output pada masing-masing IC counter akan diperoleh sesuai dengan perubahan input clock, dimana saat input clock berupa input fall time maka pada saat itu output akan berubah secara bergiliran dari bit 1 sampai bit ke 4.
Pada rangkaian 2a,
input clock dirangkai secara serempak itu CKA dan CKB pada masing-masing IC
rangkaian 2a, sehingga pada rangkaian 2a akan mempengaruhi output pada
masing-masing IC dimana mula-mula diperoleh output binary-nya secara acak
dengan kenaikan binary LSB dan MSB yang tidak teratur.
pada
rangkaian 2b, input clock hanya diinputkan salah satunya yaitu CKA saja
sehingga pada prosesnya input clock CKB akan diperoleh setelah adanya
output pada Q0 dimana Q0 mempengaruihi input CKB, artinya pada rangkaian 2B
input clock CKB diperoleh secara bergilir dari CKA, maka output yang diperoleh
dari rangkaian 2B akan tetapi akan teratur sesuai perhitungan counter up di
mana pada bit pertama sampai terakhir akan diperoleh kenaikan binary hingga MSB
pada bit ke 4.
1. Analisa output percobaan berdasarkan ic yang digunakan?
Pada percobaan 2 yaitu baik 2a. dan 2 b menggunakan 2 IC counter yang sama yaitu tipe 74LS90 dan 7493 dalam rangkaian asynchronous binary counter yang dimana pada masing masing IC akan sama-sama mengeluarkan output 4 bit, pada IC 74LS90 memiliki 6 input, 2 diantaranya input clock (CKA dan CKB), pada IC 7493 memiliki 4 input,b2 diantaranya clock (CKA dan CKB).
Pada IC 74L590 memiliki 4 inputan R yaitu RO(1), RO(2), R9(1), R9(2). Pada dasarnya Input RO dan R9 pada IC 74LS90 saling berhubungan dalam proses kinerja counter, Jika dan hanya Jika 2 buah input yang sama. [(RO(1) dan RO(2)) atau (R9(1) dan RG (2))] diberi input high secara bersamaan, lalu 2 input sama lainnya di abaikan, maka output pencacah biner 4 bit yang dikeluarkan pada IC 74L590 hanya akan menghasilkan 2 bilangan angka biner 4 bit yaitu "0000" dan " 1001".
Namun jika dan hanya jika 2 buah input. yang berbeda [(RO(1) dan R9(1)) atau (RO(1) dan R9 (2)) atau (RO(2) dan R9(1)) atau (R0(2) dan R9 (2))] diberi input low secara bersama, lalu 2 input berbeda lainnya di abaikan, maka output pencacah biner 4 bit yang dikeluarkan pada IC 74L590 akan menghasilkan 10 bilangan angka biner 4 bit (dari 0 sampai 9).
Pada IC 7493 memiliki 2 inputan R
yaitu RO (1) dan RO (2) pada IC 7493 memiliki ketentuan tersendiri dimana akan
mempengaruhi Output IC yaitu jika dan hanya jika 2 buah input RO(1) dan R0(2)
diberi input high secara bersamaan, maka output yang di hasilkan oleh IC 7493 hanya
menghasilkan 1 bilangan angka biner 4 bit yaitu semua nol ("0000").
Namun jika dan hanya jika salah satu input baik RO (1) maupun RO(2) diberi
input low, lalu 1 input lainnya di abaikan / maka output di hasilkan dari yang
IC 7493 menghasilkan 16 bilangan angka biner dari output pencacah biner 4 bit,
yaitu dari 0 sampai 15 (bilangan ke 0 sampai 15).
2. Analisa hasil kondisi 3 pada percobaan 2a dengan kondisi 3 pada percobaan 2b?
Berdasarkan
perbandingan percobaan 2a dan 2b kondisi 3 diperoleh bahwa percobaan 2a
diperoleh output binner 4 bit yang tidak teratur karena pengaruh 2 input clock
yang digabung. sedangkan percobaan 2b diperoleh output yang teratur karena
rangkaian input CKA dan CKB memenuhi sistem asynchronous yang dimana input CKB
diperoleh dari output & pertama/sebelumnya sehingga terjadi input clock
bergiliran.
3. Apa pengaruh Clock A dan Clock B pada ic yang digunakan ?
Pengaruh Clock baik Clock A dan Clock B pada masing-masing IC yang digunakan merupakan sebagai pengatur output pada IC. Berdasarkan input clock pada IC merupakan input aktif low sehingga saat clock dalam kondisi fall time, output Q dapat di peroleh dari keluaran IC counter dan dapat berubah saat kondisi clock fall time.
Adapun Pada Clock A (CKA) merupakan input clock yang mempengaruhi output Q0 dan QA pada masing -masing IC counter, sedangkan clock B (CKB) merupakan input clock yang mempengaruhi output Q1 dan QB pada masing-masing IC counter.
Berdasarkan prinsip kerja counter asynchronous, input CKA diperoleh dari Clock, sedangkan CKB diperoleh dari umpan output Qo dan QA pada masing-masing. Counter sehingga IC Counter bekerja dengan baik dalam mencacah output bilangan biner 4 bit
Adapun jika IC counter
Asynchronous 741590 dan 7493 ini, pada input CKA dan CKB dihubung serempak
dengan clock sehingga sistem kerja counter asynchronous tidak teratur.
0 komentar:
Posting Komentar