 |
| Module D'Lorenzo |
 |
| Jumper |
Prinsip kerja dari rangkaian ini adalah menggeser data dari kiri ke kanan atau menggeser data dari saluran input menuju saluran output. Data yang diproses juga akan disimpan sementara untuk ditampilkan
Pada rangkaian digunakan rangkaian D flip flop dan dirangkai seperti asyncronus. Untuk setiap kaki R dan S dihubungkan ke Switch dengan logika 1. Untuk kaki clock ke clock dan D juga berasal dari switch. Untuk switch yang terhubung ke gerbang and, awalnya kita harus hidupkan switchnya kemudian di matikan. Saat dimatikan akan terlihat lampu LED akan hidup secara bergantian dari LED sebelah kiri ke sebelah kanan. Hal ini menunjukkan seperti data yang masuk melalui input di sebelah kiri bergeser ke sebelah kanan menuju jalur outputnya
- Kondisi 1 : B3 s.d. B6 = 0 , B0 dan B2 = 1 ,B1 = X
Pada switch B1 yang diabaikan dapat diatur input D flip flop berlogika 0, sesuai prinsip kerja rangkaian SISO, saat memasukkan 1 data diinputkan sesuai pengaturan input D, maka clock yang bekerja pada aktif high akan memproses input sesuai kinerja register geser yang akan menggeser tiap satu masukan input yang diatur sesuai aktif kerja clock, yang menggeser input dari kiri (bit pertama) ke kanan (bit ke empat). Lalu dilanjutkan proses serial out yang bergeser hingga pada bit ke-4, maka setiap satu input akan masuk pada rangkaian dan akan mengeser input serial in sebelumnya yang diinputkan, saat clock aktif high yang akan menggeser input hingga bit ke-4 terakhir sebagai pembaca serial out.
- Kondisi 2 : B3 s.d. B6 = 0 , B1 = X , B0 = 1 , B2 = ↓
Pada kondisi ini diperoleh bahwa kondisi rangkaian akan memproses output yaitu operasi rangakaian SIPO, karena input S dan R masing-masing IC berlogika 0 membuat IC dalam operasi tetap, maka saat switch B2 diatur berlogika 1, maka kondisi rangkaian akan membentuk operasi serial in pada input sesuai pengaturan input B1 yang diabaikan (berlogika 0 atau 1) tergantung input bit yang dimasukkan bergeser hingga pada bit ke-4 hingga diperolen penyimpanan data sementara serial in, lalu dilanjutkan pada pengaturan B2 berlogika 0 setelah input serial yang dinginkan selesai, maka B2 akan menggantikan fungsi clock menjadi 1 kali clock dari operasi gerbang AND yang menandakan hasil keluaran output 4 bit berhenti yang menjadi titik output paralel out 4 bit serempak terbaca pada masing-masing bit.
- Kondisi 3 : B3 s.d. B6 = X , B1 = 0 , B0 dan B2 = 1
- Kondisi 4 : B3 s.d. B6 = X , B0 = 1 , B1 dan B2 = 0
2. Jika gerbang AND dihapus, sumber clock langsung dihubungkan ke flip-flop, bandingkan output yang didapat
jika gerbang AND dihapus, maka output tidak akan berubah dari yang sebelumnya, dikarenakan kaki gerbang AND yang satunya selalu berlogika 1, sehingga output dari gerbang AND hanya dipengaruhi oleh clock jadi tidak masalah jjika gerbang and dihilangkan dan sumber clock langsung dihubungkan ke flip flop karena output yang akan terjadi sama saja seperti sebelumnya
0 komentar:
Posting Komentar